新闻中心
NEWS CENTER
PCB电路板：从设计到制造的底层逻辑突破
发布时间：
2026-08-01 13:34:37
高频信号完整性：很多人以为增加铜箔厚度就能降低阻抗，其实不然在高速数字电路中，阻抗匹配是决定信号完整性的关键参数。传统认知中，增加铜箔厚度可降低直流电阻，但高频环境下，趋肤效应（Skin Effect）会显著改变电流分布路径。根据IPC-2221标准，当信号频率超过100MHz时，电流密度在导体表面0.8倍趋肤深度内集中，此时增加铜厚对交流阻抗的改善幅度不足5%。案例：慕尼黑电子展2023技术擂台
高频信号完整性：很多人以为增加铜箔厚度就能降低阻抗，其实不然
在高速数字电路中，阻抗匹配是决定信号完整性的关键参数。传统认知中，增加铜箔厚度可降低直流电阻，但高频环境下，趋肤效应（Skin Effect）会显著改变电流分布路径。根据IPC-2221标准，当信号频率超过100MHz时，电流密度在导体表面0.8倍趋肤深度内集中，此时增加铜厚对交流阻抗的改善幅度不足5%。
案例：慕尼黑电子展2023技术擂台赛
在去年慕尼黑电子展的PCB设计竞赛单元，某参赛团队提交的56Gbps SerDes接口方案引发争议。其设计采用12oz铜箔的8层板结构，表面看可承受10A以上电流，但实测眼图抖动超标30%。经德国Fraunhofer研究所分析，问题根源在于未考虑介质损耗角正切（Df）的累积效应——当铜厚超过3oz时，FR-4材料在毫米波频段的Df值从0.015飙升至0.028，导致信号能量在介质层过度耗散。
底层逻辑是：高频PCB设计需建立三维电磁场模型，而非依赖二维等效电路参数。 该团队最终通过将铜厚降至1oz，并改用Rogers RO4350B低损耗基材（Df=0.0037），使眼图张开度提升22%。这一案例印证了IPC-6012标准中关于高频材料选型的强制条款：当信号速率≥25Gbps时，必须采用Df≤0.005的基材。
听起来可能反直觉，但在埋孔（Buried Via）设计中，过孔残桩（Stub）长度对信号完整性的影响远大于孔径本身。根据Keysight ADS仿真数据，在28Gbps NRZ信号传输中，0.1mm残桩引发的反射损耗可达-12dB，而将孔径从0.2mm扩大至0.3mm仅能改善-0.5dB。某国产服务器厂商的实测数据显示，通过背钻工艺将残桩控制在0.05mm以内，可使眼图模板余量从18%提升至35%。
在制造环节，很多人认为化学沉铜（Electroless Copper）的厚度均匀性仅取决于药水浓度，其实不然。通过扫描电镜（SEM）观察发现，当孔壁粗糙度Ra＞3μm时，钯催化剂的吸附密度会下降40%，导致局部沉铜厚度不足。某军工企业为解决某型相控阵雷达T/R组件的可靠性问题，将孔壁粗糙度从3.5μm优化至1.2μm后，产品MTBF（平均无故障时间）从2000小时跃升至8000小时。
相关新闻
重庆电路板有限公司
电话：023-65311668 / 15896963258
传真：020-55396584
邮箱：jfjac.com@163.com
Q Q：1889698745
地址：重庆市北碚区蔡家岗镇凤栖路13号25栋
手机官网 登录入口
